トップページ >
第2回メニーコアシンポジウム(2013/1/30) 〜 講演概要
[SMYLE OpenCL: 組込みメニーコアSoC向けOpenCL環境]
メニーコアが有する高い並列性を活用するためには、並列プログラミング環境が必須である。OpenCLは、アーキテクチャ独立性やオープン性などにより、GPGPUやマルチコアCPU上の並列プログラミング環境として普及している。しかし、既存のOpenCL環境は、実行時のオーバーヘッドが大きく、高いリアルタイム応答性が求められる組込みシステムには適していない。本講演では、組込みメニーコアSoCを対象としたOpenCL環境SMYLE OpenCLについて発表する。SMYLEOpenCLの特長や実装を説明した後、128コアのSMYLErefアーキテクチャ上で動作させた実験結果を紹介する。
冨山宏之
九州大学博士後期課程を修了後、カリフォルニア大学アーバイン校、(財)九州システム情報技術研究所、名古屋大学を経て、2010年より立命館大学教授。情報処理学会論文誌Transactions on System LSI Design Methodology編集委員長、国際会議MPSoC 2013 General Chair。
組込みシステム向けメニーコア・アーキテクチャSMYLErefとその評価環境
高性能・低消費電力なメニーコアプロセッサの実現と、メニーコアプロセッサの組込みシステムへの応用展開を目的として、我々は組込みシステム向けメニーコア・アーキテクチャSMYLErefとその評価環境の開発を行っている。本アーキテクチャは「仮想アクセラレータ (VAM: Virtual Accelerator on Many-core）」のコンセプトのもと、多数のコアに対して複数の並列アプリケーションを同時にマッピングすることで高効率な超並列処理を実現することを目指している。本講演では、SMYLErefのアーキテクチャについて述べるとともに、FPGAを用いたSMYLErefの評価環境について紹介し、その上での並列ベンチマークプログラムの評価結果を示す。
近藤正章
1998年筑波大学第三学群情報学類卒業、2000年同大学大学院工学研究科博士前期課程修了、2003年東京大学大学院工学系研究科先端学際工学専攻修了後、JST CREST研究員、東京大学先端科学技術研究センター特任助手、同特任准教授を経て、2008年より電気通信大学大学院情報システム学研究科准教授。計算機アーキテクチャ、ハイパフォーマンスコンピューティング、ディペンダブルコンピューティングの研究に従事。
メニーコア時代のソフトウェア開発環境
プロセッサ業界のメニー/マルチコアへの転機に伴いソフトウェア技術者は多くの技術習得を強いられることになった。また、ソフトウェアに開発環境においても、この大変革期を乗り切るための支援技術が迫られている。本講演では今後のソフトウェア開発において重要となるポイントを取り上げると共に、SMYLEプロジェクト一環として開発した幾つかの開発支援ツールを紹介する。
田村陽介
2001年慶應義塾大学で政策・メディア博士号を取得。2005年より、フィックスターズ取締役CTO, 2011年より同社取締役COOに就任。現職以前には、日本学術振興会特別研究員(DC2, PD)を経て、2002年2月より株式会社ソニーコンピュータサイエンス研究所に入所し、コンピュータシステムや 通信ネットワークの分野での応用研究に従事。
SMYLEvideo：ビデオ・マイニング向けメニーコア・アーキテクチャとその性能
要求処理能力が高く既存のプロセッサでは実現困難な次世代アプリケーションの１つであるビデオ・マイニングがある。ソフトウェアの切り替えにより様々な機能を実現できる柔軟性を持ちながら、極めて高性能が高く、スケーラブルなヘテロジニアスなメニーコア・アーキテクチャについて紹介する。また、その性能評価結果を示す。
松本祐教
1986年日本TIに入社、87年ブイ・エム・テクノロジーに転職、93年から米国TI本社97年よりTI筑波研究開発センター、97年?トプスを設立、99年?トプスシステムズを設立。01年武田研究奨励賞優秀研究賞受賞。07年東北大学大学院より博士（情報科学）を取得。DSP、x86互換、スーパースカラ、マルチコア・アーキテクチャ等、プロセッサ開発歴26年。
【招待講演】組み込み応用向け低消費電力メニ―コアSoCの開発]
近年、動画像圧縮伸長処理に加えて、画像認識、AR(Augment Reality)などの新しいマルチメディア処理の実用化が進んでおり、消費電力の増加を抑えて、高性能を実現できるメニ―コア技術が期待されている。我々は、組み込み応用に向けて、電力効率のよい組み込み向けプロセッサコアを用いたメニーコアSoCを開発した。開発したメニーコアSoCは、2つの32コアからなるメニーコアクラスタに加えて、ビットストリーム処理用の動的再構成可能型プロセッサや画像認識向けのアクセラレータも内蔵し、合計のピーク性能は1.5TOPS(Tera Operations Per Second)になる。また、メニーコアクラスタ内の接続には、独自の木構造ベースのNoC(Network-on-Chip)を導入した。マルチメディア処理のプログラム(H.264デコード、4K2K超解像処理)を実機ボード上で動かした結果、1つのメニーコアクラスタで28〜32コアまで性能が向上し、そのときの消費電力は1W以下と組み込み用途での実用性を確認できた。
宮森高
985年 慶應義塾大学理工学部電気工学科卒業。1987年同大学理工学部電気工学専攻修士課程修了。同年株式会社東芝入社。半導体技術研究所、マイクロエレクトロニクス研究所にて、マイクロプロセッサの研究開発に従事。1996-98年米国スタンフォード大学に客員研究員として滞在中、プロセッサに密結合するリコンフィギュラブルアレイプロセッサを研究する。帰国後、コンフィギュラブルプロセッサ、マルチメディア処理向けのマルチコア・メニーコア、画像処理プロセッサ、マルチメディSoCの研究開発に従事。
現在、株式会社東芝 セミコンダクター＆ストレージ社 半導体研究開発センター主幹。
【招待講演】ARM next generation 64bit processors for power efficient compute
Since the first mobile computer, power efficiency was a key measure for success. As the need for performance ever increases, the energy cost of performance has metric well beyond just the life of the battery in mobile. Energy efficiency is now the driver in most consumer products, the compute density of a server, and has become the primary limit in the delivery of high performance. During this talk we will consider the various power related limitations of compute while discovering how the techniques and new capabilities introduced through the ARM Cortex A50 series processors into computing bring the flexibility to address the limitations of the traditional computing approach.
John Goodacre
John joined ARM in February 2002 and took responsibility for their platform architecture. Today he is Director of Program Management focused on various programs around the application processor’s technology roadmap including the definition and market development of the ARM MPCore multicore processor technology.
Prior to working at ARM, he specialized in enterprise software having worked for Microsoft for 5 years, firstly as Group Program Manager in the Exchange Server group and latterly as the manager of a team developing mobile phones software.Graduating from the University of York with a BSc in Computer Science, John has over 20 years experience of realizing new technologies in the engineering industry.
【招待講演】E2: A Scalable Dynamic Multicore Architecture
In this talk I will present a dynamic multicore architecture called E2 that utilizes an Explicit Datagraph Execution (EDGE) architecture. EDGE architectures fetch, execute, and commit blocks of instructions atomically. Instructions within a block execute out-of-order based on dataflow semantics, but blocks communicate through conventional registers and memory. By using blocks of instructions, cores can be added or subtracted dynamically from a single running thread, allowing the execution substrate to adapt itself to the power/performance requirements of a workload.
Aaron Smith
Dr. Aaron Smith is a researcher in the Computer Architecture research group at Microsoft Research where he leads the E2 project and a visiting faculty at Kyushu University. He received his PhD in 2009 from The University of Texas at Austin where he was a member of the TRIPS project, which developed a working 16-wide out-of-order issue EDGE microprocessor.
He was the lead engineer at Metrowerks/Fresscale Semiconductor on three industrial compilers for Hitachi SuperH, Sega Dreamcast and Motorola MCore, and the lead developer of the FASTRAC satellites' control and data handling system.
【パネル討論】メニーコアは何をもたらすのか？〜基礎研究からビジネス展開まで
現在、マイクロプロセッサはマルチコアからメニーコアの世界へとシフトしつつある。実際、64個以上のコアを集積したチップも開発され、より現実性を増してきた。本パネルでは、基礎研究や応用研究からビジネス戦略までを見据え、メニーコアへの期待と解決すべき課題を議論する。また、メニーコアに留まらず、我が国における半導体産業の復活に向け、今我々は何をすべきか討論する。
